cerca
Problema del calcolo del riporto nei circuiti
modifica cronologia stampa login logout

Wiki

UniCrema


Materie per semestre

Materie per anno

Materie per laurea


Help

Uni.ProblemaDelCalcoloDelRiportoNeiCircuiti History

Show minor edits - Show changes to output

Changed lines 32-36 from:
("gli appunti sul pdf sono troppo caotici per essere riportati. Inserite voi questa parte" ndr)
to:
Il circuito sommatore di 2 numeri a n bit che tiene conto di un eventuale riporto è il circuito FULL ADDER, formato da:
* 3 ingressi, di cui 2 sono dedicati agli operandi e 1 al riporto precedente;
* 2 uscite di cui una dedicata alla somma e una al riporto.

I full adder sono collegati a catena in modo tale che il riporto in uscita di un bit sia il riporto in entrata per il full adder successivo. I circuiti sommatori hanno però il problema del ritardo di propagazione del riporto (carry
). Per questo problema è stata realizzata la tecnica di CARRY LOOK AHEAD in cui si riesce ad anticipare il calcolo del riporto e a velocizzare la somma.
Added lines 1-35:
(:title Problema del calcolo del riporto nei circuiti:)
[[Torna alla pagina di Architettura degli elaboratori->Uni.Architettura degli elaboratori]]
----

>>evvai<<
Questa pagina è stata aggiornata GRAZIE agli appunti che AVETE INVIATO nel periodo di chiusura della sezione UniCrema!! '''''È SERVITA A QUALCOSA, NO?!''''' [++;)++]
>><<

%titolo%''':: Problema del calcolo del riporto nei circuiti ::'''

!!Calcolo del riporto nei circuiti di prodotto
Regola di calcolo:
# si costruisce la matrice diagonale dei prodotti parziali:
** dove il moltiplicatore vale 1, si copia il moltiplicando;
** dove il moltiplicatore vale 0, si inseriscono zeri.
# Si effettua la somma per colonna dei prodotti parziali. Ad ogni generazione di riporto, si scrive un 1 nella colonna immediatamente più significativa a sinistra di quella nella quale si e generata il riporto.

Matrice di calcolo. Ogni elemento della matrice deve calcolare il prodotto parziale: \\
[@bit del moltiplicando AND bit del moltiplicatore@]\\
I bit del moltiplicatore si devono propagare per riga. I bit del moltiplicando si devono propagare in diagonale. \\
Ogni elemento della matrice deve:
* sommare il prodotto parziale con il risultato parziale della somma in colonna con il risultato proveniente dal elemento soprastante nella stessa colonna della matrice diagonale;
* tenere conto del riporto in ingresso che può provenire dal elemento della matrice diagonale a destra;
* generare l'eventuale riporto in uscita a sinistra per la colonna immediatamente più significativa.

La generazione dei prodotti parziali richiede un livello di porte logiche (AND). \\
Ogni cella introduce ulteriori 2 livelli (circuito FA: FULL ADDER). \\
Dopo aver completato la prima riga della matrice diagonale (n celle) i riporti devono discendere lungo la diagonale (n-1 celle). Il numero di livelli totali da attraversare per produrre il risultato è dunque: \\
'''NLIVELLI = 1 + 2 × (n + (n-1)) = 4n – 1 '''

!!Calcolo del riporto nei circuiti di somma
("gli appunti sul pdf sono troppo caotici per essere riportati. Inserite voi questa parte" ndr)

----
[[Torna alla pagina di Architettura degli elaboratori->Uni.Architettura degli elaboratori]]